運行狀態(tài)下的FPGA內部對于設計人員是黑匣子，為了驗證和調試FPGA，設計人員需要把內部節(jié)點引出到外部管腳。由于管腳資源有限，一次只能引出有限的幾到十幾個節(jié)點。為了測試更多的內部節(jié)點，設計師必須重新編寫程序、編譯、再綜合。每次測試都要花費設計師幾天的寶貴時間。而且由于要重新編譯和綜合，信號的時序將發(fā)生變化。
安捷倫與Xilinx 合作，共同開發(fā)FPGA 動態(tài)探頭解決方案，通過提前植入FPGA 內部的名叫ATC-II的核，實現(xiàn)一個奪路轉換器的功能，從而把多組內部節(jié)點分時地切換到測試管腳。不同組信號的切換是由示波器或邏輯分析儀通過JTAG口控制多路轉換器實現(xiàn)的。只要幾秒鐘就可實現(xiàn)不同信號組的切換。儀器還可以把您設計時各個節(jié)點的名稱直接對應到示波器或邏輯分析儀中，避免信號名稱的混淆。
目前，F(xiàn)PGA 動態(tài)探頭不僅支持安捷倫的所有邏輯分析儀，而且支持所有安捷倫的基于Windows 平臺的混合信號示波器5483D系列和MSO8000A 系列以及MSO6000 系列（通過PC 實現(xiàn)）。與邏輯分析儀比，混合信號示波器的FPGA動態(tài)探頭不但可以觀察數(shù)字信號，而且可以同時觀測外部的模擬信號，分析他們之間的時間關系。
由于示波器采用了*新的MegaZoom 技術，信號更新速度快，更容易發(fā)現(xiàn)異常信號。